GB/T 14112-2015
半導體集成電路 塑料雙列封裝沖制型引線框架規范
Semiconductor integrated circuits.Specification for stamped leadframes of plastic DIP
GBT14112-2015, GB14112-2015
- 標準號
- GB/T 14112-2015
- 別名
- GBT14112-2015, GB14112-2015
- 發布
- 2015年
- 發布單位
- 國家質檢總局
- 當前最新
- GB/T 14112-2015
- 引用標準
- GB/T 14113 GB/T 2423.60-2008 GB/T 2828.1-2012 GB/T 7092 SJ 20129
- 被代替標準
- GB/T 14112-1993
- 適用范圍
- 本標準規定了半導體集成電路塑料雙列封裝沖制型引線框架(以下簡稱引線框架)的技術要求及檢驗規則。 本標準適用于雙列(DIP)沖制型引線框架。單列沖制型引線框架亦可參照使用。
GB/T 14112-2015相似標準
推薦
芯片產業鏈上市公司盤點之封裝測試與封測設備篇
芯片封裝可簡單分為減薄、切割、固晶、引線鍵合、塑封與切筋成型六大環節，每一環節均有對應的設備。減薄：通過減薄機磨輪的打磨，實現對晶圓的減薄。切割：通過切片機的砂輪將晶圓分割為若干單裸芯片。固晶：通過固晶機將單個裸芯片固定于基板上。引線鍵合：通過引線鍵合機焊接芯片的金屬引線與基板焊盤。塑封：通過塑封機施加一定的溫度與壓力，將芯片封裝在塑封料內。切筋成型：將一條引線框架上的芯片切割為單獨芯片。...
一文通解基于VLT技術的新型DRAM內存單元（二）
●?封裝過程為：來自晶圓前道工藝的晶圓通過劃片工藝后，被切割為小的晶片（Die），然后將切割好的晶片用膠水貼裝到相應的基板（引線框架）架的小島上，再利用超細的金屬（金、錫、銅、鋁）導線或者導電性樹脂將晶片的接合焊盤（Bond Pad）連接到基板的相應引腳（Lead）,并構成所要求的電路；然后再對獨立的晶片用塑料外殼加以封裝保護，塑封之后，還要進行一系列操作，如后固化（Post Mold...
一文了解40種常用的芯片封裝技術（三）
AMD 的2．66GHz 雙核心的 Opteron F 的 Santa Rosa 平臺 26、LOC 封裝（lead onchip）26、芯片上引線封裝LSI 封裝技術之一，引線框架的前端處于芯片上方的一種結構，芯片的中心附近制作 有凸焊點，用引線縫合進行電氣連接。與原來把引線框架布置在芯片側面附近的結構相比，在相同大小的封裝中容納的芯片達1mm 左右寬度。...
一文看懂半導體圈那些事兒
●?封裝過程為：來自晶圓前道工藝的晶圓通過劃片工藝后，被切割為小的晶片（Die），然后將切割好的晶片用膠水貼裝到相應的基板（引線框架）架的小島上，再利用超細的金屬（金、錫、銅、鋁）導線或者導電性樹脂將晶片的接合焊盤（Bond Pad）連接到基板的相應引腳（Lead）,并構成所要求的電路；然后再對獨立的晶片用塑料外殼加以封裝保護，塑封之后，還要進行一系列操作，如后固化（Post Mold...