YD/T 926.3-2001
大樓通信綜合布線系統 第3部分：綜合布線用連接硬件技術要求
Telecommunication Generic Cabling System for Building Part 3: Connecting Hardware Requirements for Generic Cabling
YDT926.3-2001, YD926.3-2001
2009-09
- 標準號
- YD/T 926.3-2001
- 別名
- YDT926.3-2001, YD926.3-2001
- 發布
- 2001年
- 發布單位
- 行業標準-郵電通信
- 替代標準
- YD/T 926.3-2009
- 當前最新
- YD/T 926.3-2009
- 適用范圍
- 本部分規定了綜合布線用連接硬件的主要機械物理性能、電氣特性、可靠性要求、試驗方法、檢驗規則及安裝要求等。 本部分規定的連接硬件包括連接器(包括插頭、插座)及其組件和接插軟線。 本部分適用于綜合布線用連接硬件的設計、生產與選用。 本部分不包括某些應用系統對連接硬件的特殊要求。 本部分不包括有源或無源電子線路的中間適配器或其它器件(如:變量器、匹配電阻、濾波器和保護器件等)的技術要求。 本標準中各類對稱電纜布線用連接硬件的最高傳輸頻率分別為: 3類 16MHz 4類 20MHz 5類 100MHz 5e 類 100MHz，但允許支持雙工的應用
YD/T 926.3-2001相似標準
推薦
詳解FPGA芯片結構以及開發流程
RTL級的最大特點是可以直接用綜合工具將其綜合成為門級網表，其中RTL級設計直接決定著系統的功能和效率。 3）RTL級仿真 也稱為功能（行為）仿真，或是綜合前仿真，是 在編譯之前對用戶所設計的電路進行邏輯功能驗證，此時的仿真沒有延遲信息，僅對初步的功能進行檢測。...
全面解析FPGA基礎知識（二）
2、 設計輸入：設計輸入指使用硬件描述語言將所設計的系統或電路用代碼表述出來。最常用的硬件描述語言是Verilog HDL。3、 功能仿真：功能仿真指在邏輯綜合之前對用戶所設計的電路進行邏輯功能驗證。仿真前，需要搭建好測試平臺并準備好測試激勵，仿真結果將會生成報告文件和輸出信號波形，從中便可以觀察各個節點信號的變化。如果發現錯誤，則返回設計修改邏輯設計。...
數字芯片設計流程
前端設計的主要流程：1、?規格制定芯片規格: 芯片需要達到的具體功能和性能方面的要求2、?詳細設計就是根據規格要求，實施具體架構，劃分模塊功能。3、?HDL編碼使用硬件描述語言（vhdl ?Verilog hdl ）將功能以代碼的形式描述實現。...
屏蔽系統等電位聯結效果的檢測
3、檢查工作區交流電源配電方式 工作區電源保護地線是工作區惟一接地通路。布線施工中，工作區信息插座的屏蔽層不做專門接地，使用網絡時通過屏蔽跳線將信息插座與網絡設備連接，布線系統的屏蔽層經設備電源線 PE 端子接入配電系統的保護地線，實現等電位聯結。 ...